5.6 指令流水线

1.【P260】下列关于流水线 CPU 的叙述中, 正确的是 (　)

A. 流水线技术通过复制多个功能部件实现空间并行处理

B. 只有精简指令集 (RISC) 处理器才能采用流水线技术

C. 流水线 CPU 必须采用多核结构才能工作

D. 流水线是一种通过时间并行性提高指令执行效率的技术

2.【P261】流水段 CPU 是由一系列称为“段”的处理电路组成的。一个 m 段流水线稳定时的 CPU 的吞吐能力, 与 m 个并行部件的 CPU 的吞吐能力相比, (　)

A. 具有同等水平的吞吐能力　　B. 不具备同等水平的吞吐能力

C. 吞吐能力大于前者的吞吐能力　　D. 吞吐能力小于前者的吞吐能力

3.【P261】设指令由取指、分析、执行 3 个子部件完成, 并且每个子部件的时间均为 Δt, 若采用常规标量单流水线处理机 (即处理机的度为 1), 连续执行 12 条指令, 共需 (　)

A. $12\Delta t$　　B. $14\Delta t$　　C. $16\Delta t$　　D. $18\Delta t$

4.【P261】设指令由取指、分析、执行 3 个子部件完成, 并且每个子部件的时间均为 Δt, 若采用度为 4 的超标量流水线处理机, 连续执行 20 条指令, 只需 (　)

A. $3\Delta t$　　B. $5\Delta t$　　C. $7\Delta t$　　D. $9\Delta t$

5.【P261】设指令流水线把一条指令分为取指、分析、执行 3 部分, 且 3 部分的时间分别是 $t_{取指} = 2ns$, $t_{分析} = 2ns$, $t_{执行} = 1ns$, 则 100 条指令全部执行完毕需 (　)

A. 163ns　　B. 183ns　　C. 193ns　　D. 203ns

6.【P261】下列关于指令流水线设计的叙述中, 错误的是 (　)

A. 指令执行过程中的各个子功能都需要包含在某个流水段中

B. 所有子功能都必须按一定的顺序经过流水段

C. 虽然各子功能所用实际时间可能不同, 但经过每个流水段的时间都一样

D. 任何时候各个流水段的功能部件都不可能执行空操作

7.【P261】下列关于流水段寄存器的叙述中, 正确的是 (　)

A. 指令译码得到的控制信号需通过流水段寄存器传递到下一个流水段

B. 每个流水段之间的流水段寄存器位数一定相同

C. 每个流水段之间的流水段寄存器存放的信息一定相同

D. 用户程序可以通过指令指定访问哪个流水段寄存器

8.【P261】下列关于流水线数据通路的描述中, 错误的是 (　)

A. 每个流水段由执行指令子功能的功能部件和流水段寄存器组成

B. 控制信号仅作用在功能部件上, 时钟信号仅作用在流水段寄存器上

C. 在没有阻塞的情况下, PC 的值在每个时钟周期都会改变

D. 取指令阶段和指令译码阶段不需要控制信号的控制

9.【P261】下列关于结构冒险的叙述中, 正确的是 (　)

I.　结构冒险是指多条指令在同一时钟周期争用同一个硬件资源

II.　规定每条指令只能在指定流水段访问特定功能部件，可减少结构冒险

III. 通过重复设置功能部件 (如多个 ALU) 可以避免结构冒险

IV. 将数据 Cache 与指令 Cache 分离，可解决取指和取数同时访存引起的结构冒险

A. I、II、IV　　B. I、II、III　　C. I、III、IV　　D. I、II、III 和 IV

10.【P261】指令流水线中出现数据相关时流水线将受阻, (　) 可部分解决数据相关问题。

A. 增加硬件资源　　B. 采用旁路技术　　C. 采用分支预测技术　　D. 以上都可以

11.【P261】下列关于数据冒险和转发技术的叙述中, 正确的是 (　)

I.　并非所有数据冒险都能通过转发技术解决

II.　五段流水线中 load-use 数据冒险会引起至少一个时钟周期的阻塞

III. 前面的分支指令和后面的 ALU 运算指令之间肯定不会发生数据冒险

A. I、II　　B. I、III　　C. II、III　　D. I、II、III

12.【P262】下列关于数据冒险的叙述中, 正确的是 (　)

I.　数据冒险是指后面指令用到的数据还未来得及由前面的指令产生

II.　在发生数据冒险的指令之间插入空操作指令能避免数据冒险

III. 采用转发 (旁路) 技术可以解决一部分数据冒险现象

IV. 通过编译器调整指令顺序可解决部分数据冒险

A. I、II、IV　　B. I、II、III　　C. I、III、IV　　D. I、II、III 和 IV

13.【P262】下列指令序列中, 指令 I1 和 I3、I2 和 I3 之间发生数据相关。假定采用“取指、译码/取数、执行、访存、写回”五段流水线方式, 那么在采用转发技术时, 需要在指令 I3 之前加入 (　) 条空操作指令才能使这段程序不发生数据冒险。【微信公众号: 研七七】

```
I1: add r1, r0, 1 #(r1) ← (r0) + 1
I2: load r3, 12(r2) #(r3) ← M[(r2) + 12]
I3: add r5, r3, r1 #(r5) ← (r3) + (r1)
```

A. 3　　B. 2　　C. 0　　D. 1

14.【P262】下面有关控制冒险的描述中, 错误的是 (　)

I.　无条件转移指令不会发生控制冒险

II.　在分支指令加入若干空操作可以避免控制冒险

III. 采用转发 (旁路) 技术, 可以解决部分控制冒险

IV. 中断或异常也会引起控制冒险

V.　流水段的数量与控制冒险引发的开销无关

A. I、IV、V　　B. III、V　　C. I、III、IV　　D. I、III、V

15.【P262】下列关于分支预测的叙述中, 正确的是 (　)

I.　分支预测技术可用于处理控制冒险和数据冒险

II.　使用静态预测技术时, 每次的预测结果是一样的

III. 动态预测技术通常比静态预测技术的预测成功率高

IV. 若预测错误, 已被错误放入流水线执行的指令必须被舍弃

A. I、II、III　　B. I、II、IV　　C. II、III、IV　　D. I、II、III、IV

16.【P262】下列关于指令流水线和指令执行效率的叙述中, 错误的是 (　)

A. 加倍增加流水段个数不能成倍提高指令执行效率

B. 为了提高指令吞吐率, 流水段个数应无限制地增加

C. 增加流水段个数, 可以提高处理器的时钟频率

D. 随着流水段个数的增加, 流水段之间缓存开销的比例增大

17.【P262】下列关于超标量流水线的描述中, 不正确的是 (　)

A. 在一个时钟周期内一条流水线可执行一条以上的指令

B. 一条指令分为多段指令由不同电路单元完成

C. 超标量通过内置多条流水线来同时执行多个处理器, 其实质是以空间换取时间

D. 超标量流水线仅仅是指运算操作并行

18.【P262】关于流水线技术的说法中, 错误的是 (　)

A. 超标量技术需要配置多个功能部件和指令译码电路等

B. 与超标量技术和超流水线技术相比, 超长指令字技术对优化编译器要求更高, 而无其他硬件要求

C. 在按序流动的流水线中, 只可能出现 RAW 相关

D. 超流水线技术相当于将流水线再分段, 从而提高每个周期内功能部件的使用次数

19.【P262】【2009 统考真题】某计算机的指令流水线由 4 个功能段组成, 指令流经各功能段的时间 (忽略各功能段之间的缓存时间) 分别为 90ns、80ns、70ns 和 60ns, 则该计算机的 CPU 周期至少是 (　)

A. 90ns　　B. 80ns　　C. 70ns　　D. 60ns

20.【P262】【2010 统考真题】下列不会引起指令流水线阻塞的是 (　)

A. 数据旁路　　B. 数据相关　　C. 条件转移　　D. 资源冲突

21.【P263】【2011 统考真题】下列指令系统的特点中, 有利于实现指令流水线的是 (　)

I.　指令格式规整且长度一致

II.　指令和数据按边界对齐存放

III. 只有 LOAD/STORE 指令才能对操作数进行存储访问

A. 仅 I、II　　B. 仅 II、III　　C. 仅 I、III　　D. I、II、III

22.【P263】【2013 统考真题】某 CPU 主频为 1.03GHz, 采用 4 级指令流水线, 每个流水段的执行需要 1 个时钟周期。假定 CPU 执行了 100 条指令, 在其执行过程中, 没有发生任何流水线阻塞, 此时流水线的吞吐率为 (　)

A. 0.25×10^9 条指令/秒　　B. 0.97×10^9 条指令/秒

C. 1.0×10^9 条指令/秒　　D. 1.03×10^9 条指令/秒

23.【P263】【2014 统考真题】采用指令 Cache 与数据 Cache 分离的主要目的是 (　)

A. 降低 Cache 的缺失损失　　B. 提高 Cache 的命中率

C. 降低 CPU 平均访存时间　　D. 减少指令流水线资源冲突

24.【P263】【2016 统考真题】在无转发机制的五段基本流水线 (取指、译码/读寄存器、运算、访写回寄存器) 中, 下列指令序列存在数据冒险的指令对是 (　)【微信公众号: 研七七】

```
I1: add R1, R2, R3; (R2) + (R3) → R1
I2: add R5, R2, R4; (R2) + (R4) → R5
I3: add R4, R5, R3; (R5) + (R3) → R4
I4: add R5, R2, R6; (R2) + (R6) → R5
```

A. I1 和 I2　　B. I2 和 I3　　C. I2 和 I4　　D. I3 和 I4

25.【P263】【2017 统考真题】下列关于超标量流水线特性的叙述中, 正确的是 (　)

I.　能缩短流水线功能段的处理时间

II.　能在一个时钟周期内同时发射多条指令

III. 能结合动态调度技术提高指令执行并行性

A. 仅 II　　B. 仅 I、III　　C. 仅 II、III　　D. I、II 和 III

26.【P263】【2017 统考真题】下列关于指令流水线数据通路的叙述中, 错误的是 (　)

微信公众号【研七七】

A. 包含生成控制信号的控制部件

B. 包含算术逻辑运算部件 (ALU)

C. 包含通用寄存器组和取指部件

D. 由组合逻辑电路和时序逻辑电路组合而成

27.【P263】【2018 统考真题】若某计算机最复杂指令的执行需要完成 5 个子功能, 分别由功能部件 A~E 实现, 各功能部件所需时间分别为 80ps、50ps、50ps、70ps 和 50ps, 采用流水线方式执行指令, 流水段寄存器延时为 20ps, 则 CPU 时钟周期至少为 (　)

【微信公众号: 研七七】

A. 60ps　　B. 70ps　　C. 80ps　　D. 100ps

28.【P263】【2019 统考真题】在采用“取指、译码/取数、执行、访存、写回”5 段流水线的处理器中, 执行如下指令序列, 其中 s0、s1、s2、s3 和 t2 表示寄存器编号。下列指令对中, 不存在数据冒险的是 (　)

```
I1: add s2, s1, s0 //R[s2] ← R[s1] + R[s0]
I2: load s3, 0(t2) //R[s3] ← M[R[t2] + 0]
I3: add s2, s2, s3 //R[s2] ← R[s2] + R[s3]
I4: store s2, 0(t2) //M[R[t2] + 0] ← R[s2]
```

A. I1 和 I3　　B. I2 和 I3　　C. I2 和 I4　　D. I3 和 I4

29.【P264】【2020 统考真题】下列给出的处理器类型中, 理想情况下, CPI 为 1 的是 (　)

I.　单周期 CPU　　II.　多周期 CPU　　III. 基本流水线 CPU　　IV. 超标量流水线 CPU

A. 仅 I、II　　B. 仅 I、III　　C. 仅 II、IV　　D. 仅 III、IV

30.【P264】【2023 统考真题】在采用“取指、译码/取数、执行、访存、写回”5 段流水线的 RISC 处理器中, 执行如下指令序列 (第一列为指令序号), 其中 s0、s1、s2、s3 和 t2 表示寄存器编号。

```
I1: add s2, s1, s0 //R[s2] ← R[s1] + R[s0]
I2: load s3, 0(s2) //R[s3] ← M[R[s2] + 0]
I3: beq t2, s3, L1 //if R[t2] = R[s3] jump to L1
I4: addi t2, t2, 20 //R[t2] ← R[t2] + 20
I5: L1: .....
```

若采用转发 (旁路) 技术处理数据冒险, 采用硬件阻塞方式处理控制冒险, 则在指令 I1~I4 的执行过程中, 发生流水线阻塞的指令有 (　)

A. 仅 I3　　B. 仅 I2、I4　　C. 仅 I3、I4　　D. 仅 I2、I3、I4

31.【P264】【2024 统考真题】对于采用“取指、译码/取数、执行、访存、写回”5 段流水线的 RISC 数据通路, 下列关于指令流水线数据冒险处理的叙述中, 错误的是 (　)

A. 相邻两条指令中的操作数相关可能引起数据冒险

B. 在数据相关的指令间插入“气泡”能避免数据冒险

C. 所有数据冒险都可以通过加入转发 (旁路) 电路解决

D. 所有数据冒险都能通过调整指令顺序和插入 nop 指令解决

32.【P264】【2025 统考真题】下列关于 CPI 和 CPU 时钟周期的叙述中，错误的是 (　)

A. 不同类型指令的 CPI 可能不一样

B. 程序的 CPI 与 Cache 缺失率无关

C. 单周期 CPU 的时钟周期以最耗时指令所用时间为准

D. 流水线 CPU 的时钟周期以最长流水段所用时间为准